Show simple item record

dc.rights.licenseAtribución-NoComercial 4.0 Internacional
dc.contributor.advisorOsorio Londoño, Gustavo Adolfo (Thesis advisor)
dc.contributor.authorMuñoz Cataño, Juan Guillermo
dc.date.accessioned2019-06-24T23:29:46Z
dc.date.available2019-06-24T23:29:46Z
dc.date.issued2012
dc.identifier.urihttps://repositorio.unal.edu.co/handle/unal/10110
dc.description.abstractCon el objetivo de asegurar robustez en sistemas no suaves han sido desarrolladas nuevas técnicas de control, pero los algoritmos son más complejos y requieren tiempos más cortos de proceso para garantizar estabilidad. El avance de la tecnología ha permitido reducir los tiempos de muestreo y cálculo de la señal de control en la implementación de diferentes técnicas de control. En particular la técnica dinámica de promedio cero (ZAD), se basa en definir una superficie de conmutación, donde es calculado el ciclo de trabajo al inicio del periodo de una señal de control para obtener el promedio cero de la superficie. Se propone implementar ZAD en una FPGA con el objetivo de reducir tiempos de muestreo y cálculo del controlador. La técnica es aplicada en un convertidor Boost en modo de corrección del factor de potencia, usando un sistema de desarrollo DE2-70 de TERASIC y el programa QUARTUS II para el diseño. Se presenta la comparación entre los resultados experimentales y de simulación. La frecuencia de conmutación es variada entre 24KHz y 200KHz. La carga es estimada por medio de una relación de potencia entrada-salida / Abstract: In order to ensure robustness in non-smooth systems, new control techniques have been developed, but their algorithms are more complex and require more processing time to guarantee stability. The advancement of technology has let reducing processing delays on implementations of new control algorithms. Zero Average Dynamic (ZAD) is a control technique with a commutation surface, which must calculate the duty cycle a priori in the beginning of switching period to obtain a zero average error. To reduce time delays ZAD strategy has been implemented on a development system with the FPGA technology (TERASIC DE2-70) through Quartus II software to control a Boost converter in power factor correction mode. Also is shown simulations and experimental results. The switching Frequency is varied between 24KHz and 200KHz. The load is estimated by means of a power relation
dc.format.mimetypeapplication/pdf
dc.language.isospa
dc.relation.ispartofUniversidad Nacional de Colombia Sede Manizales Facultad de Ingeniería y Arquitectura Departamento de Ingeniería Eléctrica, Electrónica y Computación
dc.relation.ispartofDepartamento de Ingeniería Eléctrica, Electrónica y Computación
dc.rightsDerechos reservados - Universidad Nacional de Colombia
dc.rights.urihttp://creativecommons.org/licenses/by-nc/4.0/
dc.subject.ddc62 Ingeniería y operaciones afines / Engineering
dc.titleConvertidor Boost en modo de corrección del factor de potencia usando la técnica ZAD = Boost converter control with ZAD for power factor correction
dc.typeTrabajo de grado - Maestría
dc.type.driverinfo:eu-repo/semantics/masterThesis
dc.type.versioninfo:eu-repo/semantics/acceptedVersion
dc.identifier.eprintshttp://bdigital.unal.edu.co/7189/
dc.description.degreelevelMaestría
dc.relation.referencesMuñoz Cataño, Juan Guillermo (2012) Convertidor Boost en modo de corrección del factor de potencia usando la técnica ZAD = Boost converter control with ZAD for power factor correction. Maestría thesis, Universidad Nacional de Colombia - Sede Manizales.
dc.rights.accessrightsinfo:eu-repo/semantics/openAccess
dc.subject.proposalDinámica de Promedio Cero ZAD
dc.subject.proposalCorrección del Factor de Potencia CFP, Distorsión Armónica Total THD
dc.subject.proposalArreglo de Compuertas Programables FPGA
dc.subject.proposalconvertidor de potencia // Zero Average Dynamic ZAD
dc.subject.proposalPower Factor Correction PFC
dc.subject.proposalTotal Harmonic Distortion THD
dc.subject.proposalField Programmable Gate Array FPGA
dc.subject.proposalpower converter
dc.type.coarhttp://purl.org/coar/resource_type/c_bdcc
dc.type.coarversionhttp://purl.org/coar/version/c_ab4af688f83e57aa
dc.type.contentText
dc.type.redcolhttp://purl.org/redcol/resource_type/TM
oaire.accessrightshttp://purl.org/coar/access_right/c_abf2


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record

Atribución-NoComercial 4.0 InternacionalThis work is licensed under a Creative Commons Reconocimiento-NoComercial 4.0.This document has been deposited by the author (s) under the following certificate of deposit