Show simple item record

dc.rights.licenseAtribución-NoComercial 4.0 Internacional
dc.contributor.authorPacheco Bautista, Daniel
dc.contributor.authorCastillo Soria, Francisco Rubén
dc.contributor.authorLinares Aranda, Mónico
dc.contributor.authorSalim Maza, Manuel
dc.date.accessioned2019-06-26T10:25:26Z
dc.date.available2019-06-26T10:25:26Z
dc.date.issued2007
dc.identifier.urihttps://repositorio.unal.edu.co/handle/unal/28858
dc.description.abstractEn los sistemas electrónicos de recuperación de información (discos duros, unidades de lectura y escritura de DVD y CD, etc.), así como en las comunicaciones digitales en banda base, los circuitos de recuperación de reloj (CRC) juegan un papel fundamental, extrayendo la señal de reloj implícita en los datos recibidos, dicha señal es necesaria para sincronizar el procesamiento posterior de la información. En la actualidad esta tarea es difícil de lograr, no solo por la naturaleza aleatoria de los datos, sino por su alta velocidad de transferen-cia. En este artículo se presenta el diseño de un circuito de recuperación de reloj integrable en tecnología CMOS de alto desempeño, que opera a 1.2Gbps y consume únicamente 17.4mW de una fuente de 3.3V. Las altas prestaciones se logran al realizar un diseño completamente diferencial, utilizando arquitectura PLL convencional, lógica en modo corriente, así como un novedoso oscilador controlado por voltaje (VCO) de anillo de solo dos etapas. El diseño fue realizado con parámetros de proceso CMOS AMS de 0.35μm. Los resultados de la simulación en Hspice comprueban el buen desempeño del circuito, logrando la adquisición en menos de 300ns.
dc.description.abstractThe clock recovery circuit (CRC) plays a fundamental role in electronic information recovery systems (hard disks, DVD and CD read/writeable units) and baseband digital communication systems in recovering the clock signal contained in the received data. This signal is necessary for synchronising subsequent information processing. Nowadays, this task is difficult to achieve because of the data’s random nature and its high transfer rate. This paper presents the design of a high-performance integral CMOS technology clock recovery circuit (CRC) wor-king at 1.2 Gbps and only consuming 17.4 mW using a 3.3V power supply. The circuit was fully differentially designed to obtain high performance. Circuit architecture was based on a conventional phase lock loop (PLL), current mode logic (MCML) and a novel two stage ring-based voltage controlled oscillator (VCO). The design used 0.35 μm CMOS AMS process parameters. Hspice simulation results proved the circuit’s high performance, achieving tracking in less than 300 ns.
dc.format.mimetypeapplication/pdf
dc.language.isospa
dc.publisherUniversidad Nacional de Colombia - Facultad de Ingeniería
dc.relationhttp://revistas.unal.edu.co/index.php/ingeinv/article/view/14847
dc.relation.ispartofUniversidad Nacional de Colombia Revistas electrónicas UN Ingeniería e Investigación
dc.relation.ispartofIngeniería e Investigación
dc.relation.ispartofseriesIngeniería e Investigación; Vol. 27, núm. 3 (2007); 70-76 Ingeniería e Investigación; Vol. 27, núm. 3 (2007); 70-76 2248-8723 0120-5609
dc.rightsDerechos reservados - Universidad Nacional de Colombia
dc.rights.urihttp://creativecommons.org/licenses/by-nc/4.0/
dc.titleCircuito de recuperación de reloj cmos completamente integrable, diferencial, de alta velocidad y bajo consumo de potencia
dc.typeArtículo de revista
dc.type.driverinfo:eu-repo/semantics/article
dc.type.versioninfo:eu-repo/semantics/publishedVersion
dc.identifier.eprintshttp://bdigital.unal.edu.co/18906/
dc.relation.referencesPacheco Bautista, Daniel and Castillo Soria, Francisco Rubén and Linares Aranda, Mónico and Salim Maza, Manuel (2007) Circuito de recuperación de reloj cmos completamente integrable, diferencial, de alta velocidad y bajo consumo de potencia. Ingeniería e Investigación; Vol. 27, núm. 3 (2007); 70-76 Ingeniería e Investigación; Vol. 27, núm. 3 (2007); 70-76 2248-8723 0120-5609 .
dc.rights.accessrightsinfo:eu-repo/semantics/openAccess
dc.subject.proposalclock recovery circuit
dc.subject.proposalMCML logic
dc.subject.proposalring oscillator
dc.subject.proposalPLL
dc.subject.proposalVCO
dc.subject.proposalcircuito recuperador de reloj
dc.subject.proposallógica MCML
dc.subject.proposaloscilador de anillo
dc.subject.proposalPLL
dc.subject.proposalVCO
dc.type.coarhttp://purl.org/coar/resource_type/c_6501
dc.type.coarversionhttp://purl.org/coar/version/c_970fb48d4fbd8a85
dc.type.contentText
dc.type.redcolhttp://purl.org/redcol/resource_type/ART
oaire.accessrightshttp://purl.org/coar/access_right/c_abf2


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record

Atribución-NoComercial 4.0 InternacionalThis work is licensed under a Creative Commons Reconocimiento-NoComercial 4.0.This document has been deposited by the author (s) under the following certificate of deposit