Show simple item record

dc.creatorLópez, Jorge H.
dc.creatorRestrepo, Johans
dc.creatorTobón, Jorge E.
dc.date.accessioned2019-07-03T03:56:43Z
dc.date.available2019-07-03T03:56:43Z
dc.date.created2018-07-01
dc.identifierISSN: 2500-8013
dc.identifier.urihttps://repositorio.unal.edu.co/handle/unal/67295
dc.descriptionThe implementation of the square root computation in an FPGA device is presented in this work. The calculation is not one of convergence type, so the accuracy is very high and there are no conditions or restrictions for the operation to be fulfilled. It also consumes much less hardware surface than other algorithms for calculating the square root of a number. The number entered is of fixed-point representation, it is parameterizable, that is, two constants N and M can define the size of the number, where N defines the number of bits in the integer part of the number and M defines the number of bits of the fractional part.
dc.descriptionEn este trabajo se presenta la implementación de la raíz cuadrada de un número en un dispositivo FPGA. El algoritmo usado no es un algoritmo de convergencia, por tanto, la exactitud del cálculo es muy alta, además no existen restricciones de ningún tipo para que la operación sea llevada a cabo.  El uso de hardware en la FPGA es mucho menor que el usado por otros algoritmos que también calculan la raíz cuadrada de un número. Para representar el número se usa la representación de punto fijo, para ello se usan dos parámetros, N y M, donde N define el número de bits que representan la parte entera y M define el número de bits de la parte fraccional. M y N son definidos en la síntesis del módulo.
dc.formatapplication/pdf
dc.publisherUniversidad Nacional de Colombia - Sede Bogotá - Facultad de Ciencias - Departamento de Física
dc.relationhttps://revistas.unal.edu.co/index.php/momento/article/view/70377
dc.relation.ispartofUniversidad Nacional de Colombia Revistas electrónicas UN MOMENTO - Revista de Física
dc.relation.ispartofMOMENTO - Revista de Física
dc.subjectVHDL
dc.subjectFPGA
dc.subjectOperación
dc.subjectRaíz Cuadrada
dc.subjectVLSI
dc.subjectVHDL
dc.subjectFPGA
dc.subjectOperation
dc.subjectSquare root
dc.subjectVLSI
dc.subject.ddc53 Física / Physics
dc.subject.ddc5 Ciencias naturales y matemáticas / Science
dc.titleIMPLEMENTATION OF AN ALGORITHM FOR SQUARE ROOT COMPUTATION IN AN FPGA ARRAY BY USING FIXED POINT REPRESENTATION
dc.typeinfo:eu-repo/semantics/article
dc.type.spaArtículo - Article
dc.type.hasversioninfo:eu-repo/semantics/publishedVersion
dc.rights.accessRightsinfo:eu-repo/semantics/openAccess
dc.identifier.bibliographicCitationLópez, Jorge H. and Restrepo, Johans and Tobón, Jorge E. (2018) IMPLEMENTATION OF AN ALGORITHM FOR SQUARE ROOT COMPUTATION IN AN FPGA ARRAY BY USING FIXED POINT REPRESENTATION. MOMENTO (57). pp. 41-49. ISSN 2500-8013
dc.identifier.eprintshttp://bdigital.unal.edu.co/68324/


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record