Evaluación de los bloques funcionales pertenecientes al CDMA Reverse Traffic Channel IS-95, mediante aproximación = Evaluation of CDMA IS-95 Reverse Traffic Channel functional blocks, using approximation

Abstract

El presente trabajo ilustra los avances realizados para la Tesis de Maestría en Ingeniería Eléctrica desarrollada en el área de simulación de sistemas de comunicación digital y el diseño orientado hacia los conceptos SDR (Software Defined Radio) dentro del Grupo de Control y Procesamiento Digital de Señales. Este documento presenta una metodología de diseño orientada al modelado de los bloques funcionales CDMA Reverse Traffic Channel y además una metodología de validación dirigida a la comprobación de resultados obtenidos luego de la implementación funcional de los bloques en lenguaje VHDL. Se propone un procedimiento de generación automática del codigo VHDL correspondiente a los bloques analizados, los cuales son modelados con una estructura generalizada propuesta, basada en Registros de Corrimiento Realimentados Linealmente (LFSR) modificados con el fin de que permitan generar funcionalidades adicionales de salida, resultantes de la combinación lineal de las posiciones del registro. Se propone una modelo matricial para la configuración de los lazos de realimentación y las funciones de salida. La descripción del modelo se generaliza haciendo uso de UML y se presenta como un Modelo Oculto de Markov (HMM) operando bajo las teorías de los los Campos de Galois. Para la metodología de validación se propone la generación de archivos gráficos (*.vec) a partir de los resultados obtenidos con Simulink, los cuales pueden ser utilizados en entornos de desarrollo digital como MAXPLUS II o QUARTUS II. Los archivos generados permiten la simulación directa y la correspondiente verificación de los resultados. Para la generación de las descripciones VHDL se realiza una aproximación entity-based (basada en entidades) la cual se presenta en [27] como un enfoque hacia la descomposición jerárquica basada en unidades funcionales donde una entidad VHDL se considera como una abstracción de un objeto hardware, en este caso un Bloque Funcional / Abstract: This work presents advances in the Master Thesis in Electrical Engineering developed in simulation of telecommunication systems and design oriented to SRD (Software Defined Radio) concepts in the Group of Control and Digital Signal Processing. This document presents a design methodology oriented to modeling of functional CDMA Reverse Traffic Channels blocks and a validation methodology to check results obtained from functional implementation of blocks in VHDL. A procedure for automatic VHDL code generation corresponding to analyzed blocks, is proposed. Blocks are modeled with a proposed generalized structure based on modified Linear Feedback Shift Registers (LFSR) to allow generation of output functionalities which are result of linear combination of register positions. Is proposed a matrix model to configure feedback loops and output functions. Model description is given as a UML model and is presented as a corresponding Hidden Marvok Model (HMM) operating under Galois Fields theory. For validation methodology, graphic file generation is proposed, using results from Simulink, which may be used in development environments like MAX PLUS II or QUARTUS II. Generated files allows direct simulation and corresponding results checking. In generation of VHDL code is made an approach entity-based presented in [27] as a focus to hierarchical decomposition based on functional units where a VHDL entity is taken as a hardware object abstraction, in this case a functional block.