Una implementación hardware optimizada para el operador exponenciación modular
Autores
Bolaños Martinez, Freddy
Bernal Noreña, Álvaro
Director
Tipo de contenido
Artículo de revista
Idioma del documento
EspañolFecha de publicación
2008
Título de la revista
ISSN de la revista
Título del volumen
Documentos PDF
Resumen
Este documento muestra la optimización del operador Exponenciación Modular, aprovechando la gran flexibilidad de diseño que ofrecen el lenguaje VHDL y los dispositivos tipo FPGA. Debido a que el diseño se hace en un entorno limitado en hardware, la función de costo usada para la optimización considera tanto el tiempo de ejecución (desempeño) del operador, como el área ocupada por el mismo. La optimización se hace teniendo en cuenta tres alternativas distintas para la implementación del operador. Finalmente se comparan estas alternativas en términos de las funciones de costo asociadas a cada una y se discute la viabilidad de su implementación en entornos específicos.